На днях получил личное послание от одного из посетителей сайта. Кроме имени Алексей о себе ничего не сообщил. Пожалуй, размещаю материал без комментариев и практически без корректировок.
На странице Таймеры и реле времени, где вы рассказываете о таймерах, рисунки к элементам "исчезновение сигнала на выходе через заданное время после появления сигнала на входе" и "появление сигнала на выходе через заданное время после исчезновения сигнала на входе" нужно поменять местами. Объясню свою точку зрения:
В первом случае имеется логический нерегулируемый элемент задержки (далее DT) с инвертированным входом. При появлении логической единицы (далее 1) инвертирующий вход увидит её как логический ноль (далее 0) и мгновенно на выходе DT появится 0. При появлении 0 инвертирующий вход увидит его как 1 и через время задержки DT на его выходе появится 1. Это эквивалентно Н.З. контакту реле без выдержки времени на срабатывание и с выдержкой на возврат.
Во втором же случае DT с инвертированным выходом. При появлении 1 на входе - на инвертированном выходе, с задержкой DT, появится 0. А при появлении на входе 0 - мгновенно на выходе появится 1. Это эквивалентно Н.З. контакту реле с выдержкой времени на срабатывание и без выдержки на возврат.
У вас аналоги контактов реле изображены как раз наоборот.
И по поводу контактов реле, имеющих время срабатывания и возврата. Если вы имели в виду всю базу логических элементов, то существуют элементы с регулированием задержки на включение и отключение. Небольшое описание этих элементов имеется на странице: http://elektro-dox.ru/cif-electr/57.html
Если же вы имели в виду использование только нерегулируемого элемента задержки то могу предложить свой вариант. Простым логическим аналогом, конечно, не назовёшь, но и огород городить не придётся.
Описание предложения: при появлении 1 на входе первого элемента он, с выдержкой времени Т1, выдаёт на выходе 1, которая, попадая на инвертированный вход второго элемента, воспринимается им как 0 и без задержки на инвертированном выходе преобразуется в 1. Итого время задержки на включение равно Т1.
При появлении 0 на входе первого элемента на выходе без задержки возникает 0, который, воспринимаясь инвертированным входом второго элемента как 1, с выдержкой времени Т2 возникает на выходе схемы. Итого время задержки на отключение равно Т2.
А Б В Г Д Е Ж З И К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Ы Э Ю Я
A B C D E F G H I J K L M N O P Q R S T U V W X Y Z